Design of DC/SFQ Gate with Low-Timing Jitter for SNSPD SFQ Readout Circuit
〇佐々木 奨平， 成瀬 雅人， 明連 広昭（埼玉大）
Abstract: SNSPDからの応答信号をSFQ論理回路によって低ジッタで読み出す回路について研究を行い、読み出し回路の中で最もジッタが大きいDC/SFQ変換回路のジッタ低減について検討を行った。従来のMC型DC/SFQ変換回路では入力部のジョセフソン接合の臨界電流値が対称であったが、今回は非対称として、ジョセフソン接合を通過する電流パルスを急峻にすることで、接合の熱揺らぎによってSFQパルスに変換する際に発生するタイミングジッタの低減を試みた。現在の作製プロセスである臨界電流密度10kA/cm2で設計を行ったところ、非対称型では従来の対称型のDC/SFQ変換回路のジッタの2/3に低減することができた。詳細は、講演で報告する。