Evaluation of a Josephson latching driver for Josephson-CMOS hybrid memory using 10-kA/cm2 Nb process
弘中 祐樹, 山梨 裕希, 吉川 信行 （横浜国大）
Abstract:Josephson-CMOSハイブリッドメモリにおいて用いられる信号変換増幅器であるJosephson latching driver (JLD)を、産業技術総合研究所の10-kA/cm2 Nbプロセスを用いて設計及び実装し、測定において動作評価を行った。設計においては、10-kA/cm2 Nbプロセスにおける接合パラメータを考慮し、プリアンプである4JLゲートの臨界電流値及び負荷抵抗値を最適化した。試作した回路の動作試験において、ハイブリッドメモリの目標動作周波数である1 GHzにおいてJLDの正常動作を確認し、また良好なアイパターンが得られた。