Design and evaluation of an up/down counter using adiabatic quantum-flux-parametron logic
山栄 大樹, 竹内 尚輝, 吉川 信行 （横浜国大）
Abstract:ストカスティック演算(SC)はランダムなビット列の論理1の存在確率を数値として扱うことで、従来の演算方式と比較して低ハードウェアコストかつ低消費電力な計算システムを実現することが期待できる。本研究では超伝導回路である断熱量子磁束パラメトロン回路を用いたSCベースのディープニューラルネットワークアクセラレータの実現にむけて、シグモイド関数生成器のためのアップダウンカウンタを設計し、動作実証を行った。