High-speed demonstration of single-precision bit-serial floating-point multipliers using single-flux-quantum circuits
彭 析竹, 山梨 裕希, 吉川 信行 （横浜国大）
Abstract:現在CPUの演算速度がメモリの性能よりもはるかに高速なために、計算機全体の性能がメモリによって制限されている。我々はこれを打開するためにSFQ回路を用いた将来のハイパフォーマンスコンピュータシステムの技術として再構成可能なデータパス（LSRDP: large-scale reconfigurable data-path）を提案し、そのコンポーネント回路として半精度の浮動小数点乗算器をAIST 10 kA/cm2 Nb スタンダードプロセスを用いて設計、試作し、72 GHzでの高速動作を確認している。本研究では、同じ プロセスを用いて単精度浮動小数点乗算器(SFPM)を設計しており、50 GHzでの高速動作実証を目的とした。59 GHzまで高速動作を確認し、測定結果により動作評価を行った。